Lars Bergstrom ผู้อำนวยการฝ่ายวิศวกรรมของกูเกิลบรรยายในงาน RISC-V Summit ปีที่ผ่านมาว่าโครงการ Android ส่วนโอเพนซอร์สหรือ AOSP นั้นเริ่มรองรับสถาปัตยกรรม RISC-V แล้วบางส่วนตั้งแต่เดือนกันยายน 2022 ที่ผ่านมา และน่าจะรองรับได้เกือบครบถ้วนภายในต้นปีนี้

ตัวโครงการ AOSP ตอนนี้คอมไพล์โค้ดรายวันโดยจะคอมไพล์ออกมารองรับสถาปัตยกรรม RISC-V ด้วย แต่จำกัดเฉพาะชุดคำสั่งแบบ 64 บิตเท่านั้น ทาง AOSP ไม่มีแผนจะรับแพตช์ RISC-V แบบ 32 บิตเข้าโครงการ สิ่งที่ยังขาดก้อนใหญ่คือ Android Emulator สำหรับชุดคำสั่ง RISC-V ที่คาดว่าจะใช้งานได้ในเดือนมกราคม 2023 และน่าจะพอร์ตรันไทม์ ART มาด้วยภายในไตรมาสแรก

Tencent บริษัทเทคโนโลยีจีนรายใหญ่ประกาศเข้าสมาชิกระดับพรีเมียร์ของ RISC-V International ผู้ออกมาตรฐานชุดคำสั่งสำหรับซีพียูแบบโอเพนซอร์ส ทำให้ตอนนี้องค์กรสมาชิกระดับเดียวกันกลายเป็นองค์กรจากจีนแล้ว 13 องค์กรจาก 25 องค์กร บริษัทเทคโนโลยีชั้นนำของจีนล้วนเป็นสมาชิกระดับนี้ เช่น Huawei, Alibaba Cloud, ZTE

ค่าสมาชิกระดับพรีเมียร์อยู่ที่ปีละ 250,000 ดอลลาร์ต่อปี บริษัทจะได้ที่นั่งในบอร์ดและกรรมการควบคุมด้านเทคนิค (technical steering committee) แต่ตอนนี้บนเว็บไซต์ RISC-V ยังไม่มีชื่อบอร์ดจาก Tencent แต่อย่างใด

อินเทลประกาศลงทุนในบริษัทด้านเซมิคอนดักเตอร์ 3 บริษัท เป็นชุดแรกในการลงทุนพันล้านดอลลาร์เพื่อการพัฒนาอุตสาหกรรมชิปที่ประกาศไว้ตั้งแต่ต้นปีที่ผ่านมา โดยบริษัทหนึ่งในสามบริษัทคือ SiFive ผู้พัฒนาซีพียูสถาปัตยกรรม RISC-V

นอกจาก SiFive แล้ว อินเทลยังลงทุนในบริษัท Astera ผู้พัฒนาระบบเชื่อมต่อข้อมูลเข้ากับหน่วยความจำ ทำให้เร่งความเร็วงานบางประเภทเช่นงานปัญญาประดิษฐ์ และบริษัท Movellus ผู้พัฒนาระบบกระจายสัญญาณนาฬิกาในชิป ทำให้ชิปโดยรวมมีประสิทธิภาพดีขึ้น และประหยัดพลังงานลง

SiFive บริษัทผู้ผลิตซีพียู RISC-V ชื่อดัง เปิดเผยว่าซีพียูของตัวเองรุ่น SiFive Intelligence X280 ถูกนำไปใช้ในศูนย์ข้อมูลของกูเกิล เพื่อช่วยเร่งการประมวลผล AI/ML แล้ว

สิ่งที่กูเกิลทำคือนำ X280 ไปรันคู่กับหน่วยประมวลผล Tensor Processing Unit (TPU) ของตัวเอง เพื่อแบ่งเบาภาระงานบางอย่างออกจากหน่วยประมวลผลหลัก

ซีพียู SiFive X280 มีส่วนขยายชุดคำสั่งแบบเวกเตอร์ และรองรับการรวมรีจิสเตอร์เวกเตอร์เข้าด้วยกัน (รีจิสเตอร์ 512-bit x 32 ตัว) เพื่อให้ได้เวกเตอร์ยาวขึ้น (สูงสุดเป็น 4096 บิต) รวมถึงมีชุดคำสั่งคัสตอมสำหรับงาน AI/ML โดยเฉพาะด้วย จึงช่วยให้งานประมวลผล AI/ML มีประสิทธิภาพดีขึ้น

Oracle ออก Java 19 ตามรอบการออกทุก 6 เดือน โดย Java 19 เป็นรุ่นซัพพอร์ตระยะสั้นแบบเดียวกับ Java 18 ต่างจาก Java 17 ที่เป็น LTS ซัพพอร์ตยาว 8 ปี

ของใหม่ใน Java 19 มีด้วยกัน 7 อย่าง (นับตามข้อเสนอ JDK Enhancement Proposals - JEP) แบ่งเป็น 4 หมวดดังนี้

NASA ประกาศเลือกชิป RISC-V จาก Microchip สำหรับโครงการ High Performance Spaceflight Computing (HPSC) คอมพิวเตอร์สำหรับภารกิจในอวกาศรุ่นต่อไป โดยเตรียมใช้คอร์ซีพียูเป็น SiFive X280 เป็นคอร์หลัก ส่วนตัวซีพียูจะออกแบบโดย Microchip

โครงการ HPSC เคยให้ Boeing ออกแบบคอมพิวเตอร์แบบเดียวกันโดยใช้สถาปัตยกรรม Arm มาตั้งแต่ปี 2017 ในตอนนั้น Boeing เลือกใช้คอร์ Arm Cortex-A53 เป็นแกนหลัก

RISC-V International หน่วยงานที่ดูแลมาตรฐานซีพียู RISC-V เผยแพร่ข่าวโครงการโน้ตบุ๊ก RISC-V รุ่นแรกของโลก ที่พัฒนาโดยกลุ่มบริษัทจากจีน

โน้ตบุ๊กตัวนี้ชื่อว่า ROMA เป็นโครงการร่วมของบริษัทจีนหลายแห่ง นำโดยบริษัทซอฟต์แวร์จีน Xcalibyte ร่วมกับบริษัทวิศวกรรมในเครือชื่อ DeepComputing

สเปกของมันใช้ซีพียู RISC-V แบบควอดคอร์ที่ยังไม่ระบุรุ่น (ชิปยังไม่เปิดตัว) มีหน่วยเก็บข้อมูลความปลอดภัย (secure enclave), จีพียูไม่ระบุรุ่น, แรมสูงสุด 16GB, สตอเรจสูงสุด 256GB, ส่วนระบบปฏิบัติการบอกว่ารองรับลินุกซ์หลายดิสโทร

นอกจากจุดขายเรื่อง RISC-V แล้ว โน้ตบุ๊ก ROMA ยังเกาะกระแสวงการ Web3, NFT โดยรองรับวอลเล็ต MetaMask ด้วย

อินเทล สมัครเป็นสมาชิกระดับ Premier ของ RISC-V International หน่วยงานที่รับผิดชอบการพัฒนาสเปกซีพียูสถาปัตยกรรม RISC-V โดยผู้บริหารอินเทล Bob Brennan จะได้ตำแหน่งบอร์ดของ RISC-V International ด้วย

ความเคลื่อนไหวนี้แสดงให้เห็นถึงท่าทีของอินเทลที่ต้องการผลักดัน RISC-V นอกเหนือจาก x86 ของตัวเองที่มีอยู่แล้ว (อินเทลมีซีพียู RISC-V ขนาดเล็กของตัวเองอยู่แล้วชื่อ Nios V/m)

Chinese Academy of Sciences หน่วยงานวิจัยของรัฐบาลจีน หันมาทำซีพียูที่ใช้สถาปัตยกรรมเปิด RISC-V โดยประกาศว่าจะออกดีไซน์ซีพียูรุ่นใหม่ทุก 6 เดือน ตามรอบการปรับสเปกของ RISC-V Foundation ซึ่งเป็นองค์กรกลางที่ดูแลมาตรฐานชุดคำสั่งของ RISC-V

ก่อนหน้านี้ CAS เคยพัฒนาซีพียูจีน Loongson มาตั้งแต่ปี 2010 โดยใช้สถาปัตยกรรม MIPS แต่เมื่อภายหลัง CAS เป็นหนึ่งในหน่วยงานวิจัยของรัฐบาลจีนที่โดนสหรัฐอเมริกาแบนการทำการค้าด้วย ทำให้ CAS ต้องหันมาพัฒนาซีพียูบนสถาปัตยกรรมเปิดอย่าง RISC-V ที่ใครก็มาใช้งานได้

บริษัท SiFive ผู้ออกแบบซีพียู RISC-V เปิดตัวคอร์ประสิทธิภาพสูงตัวใหม่ SiFive Performance P650 อย่างเป็นทางการ หลังออกมาโชว์ตัวเลขไปรอบหนึ่งเมื่อเดือน ต.ค.

จุดเด่นของ P650 คือมีประสิทธิภาพต่อรอบคล็อคเพิ่มขึ้น 40% จาก P550 รุ่นก่อน (จากปัจจัยความกว้างของการประมวลผลคำสั่งต่อรอบ) และมีประสิทธิภาพโดยรวมเพิ่มขึ้น 50% (จากปัจจัยเพิ่มคล็อคสูงสุดขึ้นอีก) ทำให้ดันเพดานของ RISC-V ให้สูงขึ้นอีกในแง่ประสิทธิภาพ

P650 สามารถต่อกันได้สูงสุด 16 คอร์ และยังมีส่วนขยาย RISC-V hypervisor สำหรับ virtualization ด้วย

Imagination Technologies บริษัทที่สร้างชื่อมาจากจีพียูตระกูล PowerVR (แอปเปิลนำไปใช้ในชิป AX ของตัวเองอยู่พักใหญ่ๆ และยังซื้อสิทธิบัตรมาใช้งานต่อ) ประกาศหวนคืนวงการซีพียู โดยเปิดตัวซีพียูสถาปัตยกรรม RISC-V ใช้แบรนด์ว่า Catapult

Imagination บอกว่าเลือกใช้สถาปัตยกรรม RISC-V ที่เป็นสถาปัตยกรรมแบบเปิด ปรับแต่งได้อิสระ ทำให้สามารถเสนอสินค้าได้หลากหลายตรงกับความต้องการของลูกค้าหลายๆ กลุ่ม และไม่ถูกล็อคกับสถาปัตยกรรมเพียงแบบเดียว แถมบริษัทเองมีสินค้ากลุ่มจีพียู, neural network, Ethernet อยู่แล้ว การได้ซีพียูเข้ามาเติมเต็มจึงช่วยให้เกิดโซลูชัน SoC แบบครบจบในตัวเอง

SiFive บริษัทออกแบบซีพียู RISC-V เผยข้อมูลกับ The Register ถึงคอร์ซีพียูรุ่นใหม่ที่ยังไม่มีชื่อ ที่มีประสิทธิภาพดีกว่าคอร์ P550 ตัวที่แรงที่สุดของบริษัทในปัจจุบันอีก 50% ทำให้ประสิทธิภาพขึ้นมาใกล้เคียงกับ Arm Cortex-A78 มากขึ้นเรื่อยๆ

คอร์ซีพียูตัวใหม่ยังใช้สถาปัตยกรรมคล้าย P550 แต่เพิ่มแคช L3 จาก 4MB เป็น 16MB และเพิ่มคล็อคสูงสุดเป็น 3.5GHz จากเดิม 2.4GHz, สามารถวางต่อกันได้สูงสุด 16 คอร์, รองรับแรม DDR5 และ PCIe 5.0 โดยจะเปิดตัวอย่างเป็นทางการในเดือนธันวาคม 2021 ซึ่งต้องรอดูตัวเลขประสิทธิภาพจริงๆ กันอีกที

หลังจากเมื่อหลายปีก่อน ทาง Alibaba ได้เปิดตัวชิปเซ็ต Xuantie 910 ของตัวเอง เพื่อป้องกันปัญหาสงครามการค้ากับสหรัฐ

ล่าสุดจากงาน Apsara Conference 2021 ของ Alibaba Cloud ที่ผ่านมา ทาง Alibaba โดย Zhang Jianfeng ผู้อำนวยการ Alibaba Cloud Intelligence ได้ประกาศโอเพนซอร์ซชิป Xuantie ซึ่งเป็นชิปบนสถาปัตยกรรม RISC-V ของตัวเองออกมา ได้แก่ชิป Xuantie E902, E906, C906 และ C910 ที่สามารถรัน Android ได้ รวมไปถึงซอฟต์แวร์และเครื่องมือต่าง ๆ สำหรับสถาปัตยกรรม RISC-V

OpenBSD โครงการเคอร์เนลแบบ Unix อีกตัวออกเวอร์ชั่น 7.0 เป็นเวอร์ชั่นหลัก 5 ปีหลังจากออกเวอร์ชั่น 6.0 เมื่อปี 2016 ตัวเคอร์เนลมีความเปลี่ยนแปลงสำคัญคือรองรับซีพียูสถาปัตยกรรม RISC-V แบบ 64 บิต หลังจากเริ่มมีบอร์ดพัฒนาวางขายหลายตัว

โครงการ OpenBSD ยังดูแลโครงการย่อยๆ อีกหลายตัว ในรอบนี้ก็อัพเดตแอปพลิเคชั่นและไลบรารีไปพร้อมกัน เช่น OpenSMTPD 7.0, LibreSSL 3.4.1, OpenSSH 8.8

อินเทลเปิดตัวซีพียู Nios V/m สถาปัตยกรรม RISC-V:RV32IA แบบ 32 บิต เป็นไมโครคอนโทรลเลอร์แบบ pipeline 5 ชั้น สำหรับการคอมไพล์ลงไปใน FPGA

ซีพียูตระกูล Nios เป็นซีพียูแบบซอฟต์แวร์ (soft core) ที่อินเทลได้มาจากบริษัท Altera ซึ่งผู้ผลิตชิป FPGA มักมีซีพียูรูปแบบนี้ไว้ให้กับลูกค้า แต่เดิมซีพียู Nios II เป็นสถาปัตยกรรมเฉพาะที่ต้องมีทั้งซีพียูและซอฟต์แวร์ เช่น คอมไพล์เลอร์ และไลบรารีพื้นฐาน การเปลี่ยนมาใช้ RISC-V ทำให้อินเทลสามารถใช้งานซอฟต์แวร์ร่วมกับโครงการโอเพนซอร์สอื่นๆ ได้

ลูกค้าที่ใช้ FPGA ของอินเทลอยู่แล้วสามารถดาวน์โหลดซีพียูตัวนี้มาใช้งานได้ฟรี

ที่มา - Intel

บริษัทวิจัยตลาด Counterpoint รายงานถึงตลาดเซมิคอนดักเตอร์คาดการณ์ตลาดปี 2025 โดยคาดว่า RISC-V จะเริ่มมีส่วนแบ่งตลาดสูงในบางตลาด โดยเฉพาะตลาด IoT, คอมพิวเตอร์อุตสาหกรรม, และยานยนต์

ตอนนี้ตลาดทรัพสินทางปัญญาของเซมิคอนดักเตอร์ (ที่ขายพิมพ์เขียวซีพียูรุ่นต่างๆ ให้ผู้ผลิต) มีมูลค่า 5.2 พันล้านดอลลาร์และคาดว่าจะเติบโตปีละ 11% จนเป็น 8.6 พันล้านดอลลาร์ในปี 2025 เบอร์หนึ่งในตลาดนี้ยังเป็น Arm ด้วยส่วนแบ่งถึง 37%

Counterpoint ระบุว่าจุดเปลี่ยนสำคัญของ RISC-V คือสงครามการค้าระหว่างสหรัฐฯ และจีน ทำให้ตอนนี้สมาชิกของ RISC-V มาจากจีนถึง 70% แรงผลักดันจากจีนน่าจะทำให้มีอุตสาหกรรมมาสนับสนุนทั้งไลบรารีของวงจรต่างๆ และบริการรับออกแบบไอซีที่มาสนับสนุนการใช้ซีพียู RISC-V

กระแสความนิยมในซีพียูสถาปัตยกรรม RISC-V มาแรงขึ้นเรื่อยๆ โดยเฉพาะจากประเทศที่ไม่ใช่โลกตะวันตก เช่น อินเดีย หรือ จีน

ล่าสุดสื่อรัสเซียรายงานข่าวว่า Rostec บริษัทลงทุนด้านเทคโนโลยีของรัฐบาลรัสเซีย เซ็นสัญญากับบริษัทผู้ผลิตเซิร์ฟเวอร์สัญชาติรัสเซีย Yadro ให้พัฒนาซีพียู RISC-V สำหรับพีซีและเซิร์ฟเวอร์ของรัสเซียแล้ว มูลค่าโครงการอยู่ที่ 30,000 ล้านรูเบิล (ประมาณ 13,000 ล้านบาท) เป้าหมายคือการสร้างซีพียู 8 คอร์ รันที่ 2GHz และใช้กระบวนการผลิต 12 นาโนเมตร

Canonical ประกาศว่า Ubuntu รองรับซีพียูสถาปัตยกรรม RISC-V ที่กำลังมาแรงในช่วงนี้ โดยเริ่มจากบอร์ดของ SiFive บริษัทของทีมผู้ก่อตั้ง RISC-V

Canonical บอกว่าสถาปัตยกรรม RISC-V ที่เป็นสถาปัตยกรรมเปิด มีความสำคัญมากขึ้นเรื่อยๆ จึงร่วมมือกับทีม SiFive พอร์ต Ubuntu มารันบนบอร์ดเหล่านี้ ที่ผ่านมาบอร์ด RISC-V สามารถรันลินุกซ์ได้อยู่แล้ว แต่การสนับสนุนอย่างเป็นทางการ การันตีการแก้บั๊กและออกแพตช์ความปลอดภัย ถือเป็นปัจจัยสำคัญให้นักพัฒนาเลือกใช้ RISC-V ในการสร้างผลิตภัณฑ์มากยิ่งขึ้น

จากข่าวลือ อินเทลเสนอซื้อ SiFive บริษัทของผู้ออกแบบซีพียู RISC-V วันนี้ข่าวจริงมาแล้ว ไม่ได้เป็นการซื้อกิจการ แต่เป็น SiFive เลือกใช้บริการโรงงานผลิตชิปของอินเทลแทน

ข่าวนี้มาพร้อมกับการเปิดตัวคอร์ซีพียู RISC-V ซีรีส์ใหม่ชื่อ SiFive Performance ที่เน้นสมรรถนะสูงไปท้าชน Arm โดยคอร์ซีพียูรุ่นแรกใต้ซีรีส์นี้ชื่อ P550 ทำคะแนนเบนช์มาร์ค SPECInt 2006 ได้ 8.65 คะแนนต่อ GHz ถือเป็นคอร์ RISC-V ที่ประสิทธิภาพสูงสุดในปัจจุบัน ตัวเลขของ SiFive ระบุว่าคอร์ P550 จำนวน 4 คอร์มีขนาดบนชิปเท่าๆ กับ Arm Cortex-A75 หนึ่งคอร์ โดยมีประสิทธิภาพต่อพื้นที่ (performance-per-area) เหนือกว่า

Bloomberg รายงานข่าวว่า SiFive บริษัทผู้ผลิตชิป RISC-V กำลังได้รับข้อเสนอซื้อกิจการจากอินเทล ในราคาประมาณ 2 พันล้านดอลลาร์

SiFive เป็นสตาร์ตอัพสายออกแบบซีพียูสัญชาติอเมริกัน ก่อตั้งในปี 2015 โดยทีมนักวิจัยจาก University of California Berkeley ซึ่งเป็นผู้คิดค้นซีพียูสถาปัตยกรรม RISC-V นั่นเอง (แกนนำคือ Krste Asanović ที่ริเริ่มโครงการ RISC-V ในปี 2010)

RISC-V (อ่านว่า ริสก์ไฟว์) เป็นสถาปัตยกรรมซีพียู (ISA) แบบเปิดให้ใครนำไปใช้ก็ได้ ตัวชุดคำสั่งเป็นโอเพนซอร์ส ส่วนเอกสารเทคนิคเป็น Creative Commons ทำให้ RISC-V ได้รับความสนใจมากขึ้นมากในยุคที่ NVIDIA ซื้อ Arm ไปแล้ว ปัจจุบันมีองค์กรไม่หวังผลกำไรคือ RISC-V International ทำหน้าที่ดูแลพัฒนาสเปกและเอกสารต่างๆ

MIPS Technology ผู้พัฒนาชิปสถาปัตยกรรม MIPS ถูกสตาร์ทอัพ Wave Computing ซื้อไปตั้งแต่ปี 2018 แต่สุดท้าย Wave Computing กลับล้มละลาย ล่าสุดบริษัทเตรียมออกจากสถานะล้มละลายและเดินหน้าทำธุรกิจออกแบบชิปต่อไป แต่รอบนี้บริษัทจะหันมาออกแบบชิปในสถาปัตยกรรม RISC-V แทนแล้ว

บริษัทที่ออกจากแผนฟื้นฟูจะเปลี่ยนชื่อจาก Wave Computing กลายเป็น MIPS อีกครั้ง

MIPS เคยเป็นสถาปัตยกรรมสำคัญในโลกคอมพิวเตอร์ ทาง Wave Computing เมื่อซื้อ MIPS ไปแล้วก็เคยประกาศว่าจะโอเพนซอร์สสถาปัตยกรรมมาแข่งกับ RISC-V แต่สุดท้ายแผนการไม่สำเร็จจนบริษัทล้มละลายไปเสียก่อน ขณะที่ช่วงปีที่ผ่านมาสถาปัตยกรรม RISC-V ได้รับความนิยมเพิ่มขึ้นอย่างรวดเร็ว

RISC-V International ร่วมมือกับ Linux Foundation ประกาศเปิดวิชาสถาปัตยกรรม RISC-V ฟรีสองวิชา ให้นักพัฒนาเข้าใจตัวสถาปัตยกรรมมากขึ้น

• วิชา Introduction to RISC-V แนะนำสถาปัตยกรรมทั่วไปของ RISC-V สำหรับนักพัฒนาชิปและผู้ใช้งานทั่วไป
• วิชา Building a RISC-V CPU Core สอนนักพัฒนาชิปให้ออกแบบซีพียูพื้นฐานด้วยเว็บ Makerchip แนะนำพื้นฐานการออกแบบวงจรไปจนถึงการออกแบบซีพียู RISC-V ทั้งตัว

ทาง edX เปิดให้ลงเรียนทั้งสองวิชาได้ฟรีเป็นเวลา 7 สัปดาห์แต่หากจ่ายเงินค่าลงเรียนจะเรียนได้ทั้งปี และได้รับใบรับรองหากเรียนจบ

T-Head บริษัทซีพียูในเครือ Alibaba พอร์ตแอนดรอยด์ไปรันบนชิป XuanTie C910 ของตัวเองสำเร็จ นับเป็นครั้งแรกที่มีรายงานว่าสามารถพอร์ตแอนดรอยด์พร้อม GUI ไปรันบนซีพียู RISC-V ได้

ซีพียู XuanTie C910 เป็นซีพียู RISC-V 64 แบบสองคอร์ ทำงานที่สัญญาณนาฬิกา 1.2GHz รองรับแรม DDR4 2400MHz มีวงจรกราฟิกในตัว

ชุดคำสั่ง RISC-V นับเป็นชุดคำสั่งที่ผู้ผลิตจีนจำนวนมากให้ความสนใจเพราะสามารถใช้งานได้โดยไม่ต้องเสียค่าไลเซนส์ และยังใช้งานได้โดยไม่ต้องกลัวการปิดกั้นทางการค้าจากสหรัฐฯ แม้ตอนนี้ RISC-V จะเริ่มได้รับความนิยมในซีพียูขนาดเล็ก เช่นกลุ่มไมโครคอนโทรลเลอร์ แต่ซีพียูที่ทำงานระดับโทรศัพท์ได้ยังไม่มีการใช้งานจริงเป็นวงกว้าง

Beagleboard ผู้ออกแบบบอร์ดคอมพิวเตอร์ (single board computer - SBC) ที่ออกแบบบอร์ดโอเพนซอร์สในกลุ่ม Beagleboard เปิดตัวบอร์ด BeagleV บอร์ดรุ่นใหม่ที่ใช้ซีพียู StarFive JH7100 คอร์ภายในเป็น RISC-V U74 แบบสองคอร์ ทำงานที่สัญญาณนาฬิกา 1GHz

ตัวซีพียู StarFive JH7100 ไม่มีวงจรกราฟิกโดยตรง แต่มาพร้อมกับวงจรประมวลสัญญาณ Tensilica VP6 ที่ใช้ทำงานแทนได้ แถมยังมีวงจร NVIDIA Deep Learning Accelerator (NVDLA) และวงจรเร่งความเร็วนิวรอน

ตัวบอร์ดแสดงภาพได้ผ่านพอร์ต MIPI-DSI, MIPI-CSI TX, และ HDMI รับภาพผ่านทางพอร์ต MIPI-CSI 2 พอร์ต แรมบนบอร์ด 8GB

Micro Magic บริษัทผลิตซอฟต์แวร์ออกแบบซีพียูในสหรัฐฯ ประกาศความสำเร็จในการพัฒนาชิป RISC-V ประสิทธิภาพต่อพลังงานสูง โดยวัดประสิทธิภาพเป็นคะแนน CoreMark ได้คะแนน 8,200 CoreMarks ที่สัญญาณนาฬิกา 3GHz และมีอัตราการกินพลังงานเพียง 70 มิลลิวัตต์เท่านั้น คิดเป็น 110,000 CoreMarks ต่อวัตต์ โดยบริษัทระบุว่าค่านี้ดีกว่าซีพียูอื่นๆ ในท้องตลาดถึงสิบเท่าตัว ไม่ว่าจะเป็นสถาปัตยกรรม RISC, CISC, หรือ MIPS

ทาง ArsTechnica ทดสอบค่า CoreMark เทียบกับพลังงานตามที่ Micro Magic ใช้อ้าง พบว่าซีพียู เช่น