งาน ISSCC ปีนี้อินเทลนำเสนองานวิจัยใหม่แสดงเทคนิคการออกแบบชิปขนาดใหญ่ที่มีขนาดถึง 256 คอร์ ทำให้ต้องส่งข้อมูลไปมาระหว่างคอร์จำนวนมหาศาล ข้อจำกัดสำคัญคือการรักษาสัญญาณนาฬิกาให้ตรงกันทุกคอร์ กลายเป็นข้อจำกัดสำคัญ อินเทลจึงเสนอแนวทางออกแบบใหม่ ให้มีเครือข่ายบนชิป (Network-on-Chip) ทำให้แต่ละคอร์มีช่องทางสื่อสารระหว่างกันโดยไม่ต้องมีสัญญาณนาฬิกาตรงกัน หรือกระทั่งมีไฟเลี้ยงต่างกันได้

อินเทลนำเสนอชิปที่เชื่อมต่อคอร์ภายในเป็นตาราง 16 x 16 รวม 256 คอร์ แต่ละคอร์มีสัญญาณนาฬิกาและไฟเลี้ยงแยกออกจากกัน โดยใช้สัญญาณนาฬิกาในการสื่อสารจากต้นทางข้อมูล (source synchronous) และเชื่อมต่อระหว่างคอร์แบบผสมระหว่าง packet switching และ circuit switching โดยแต่ละคอร์จะสามารถขอเปิดเส้นทางเชื่อมต่อด้วยการส่งคำขอแบบ packet switching แล้วจากนั้นช่องทางสื่อสารจะเปิดถึงกันเป็น circuit switching

อินเทลแสดงให้เห็นว่ากระบวนการแบบนี้สามารถให้ประสิทธิภาพสูงถึง 20 เทราบิตต่อวินาที ขณะที่ให้ประสิทธิภาพพลังงานถึง 18.3 เทราบิตต่อวินาทีต่อวัตต์ และส่วนเชื่อมต่อนั้นทำงานที่แรงดันไฟฟ้า 340 มิลลิโวลต์เท่านั้น

งานวิจัยนี้ได้รับเงินสนับสนุนจากรัฐบาลสหรัฐฯ

ที่มา - The Register